## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-276671

(43)Date of publication of application: 07.11.1989

(51)Int.Cl.

H01L 29/78 H01L 27/12

(21)Application number: 63-105280

(71)Applicant: SEIKOSHA CO LTD

NIPPON PRECISION CIRCUITS

KK

(22) Date of filing:

27.04.1988

(72)Inventor: TANAKA SAKAE

WATANABE YOSHIAKI

SHIRAI KATSUO

# (54) STAGGERED TOP TYPE AMORPHOUS SILICON THIN FILM TRANSISTOR


### (57)Abstract:


PURPOSE: To eliminate crackings by a method wherein a silicon nitride layer is formed on an amorphous silicon layer and a silicon oxide layer is formed on the silicon nitride layer.

CONSTITUTION: A silicon nitride layer 7 is formed on an amorphous silicon layer 6 as a gate insulating layer and a silicon oxide layer 8 is formed on the silicon nitride layer 7. Or, the silicon oxide layer 8 is formed on the amorphous silicon layer 6 and the silicon nitride layer 7 is formed on the silicon oxide layer 8. Therefore, the stress in the silicon nitride layer 7 is relieved by the silicon oxide layer 8. With this constitution, crackings can be eliminated and the yield is improved significantly.

Especially, if this structure is applied to the amorphous

silicon thin film transistor of an active matrix type liquid crystal display, the penetration of etchant which occurs when a gate electrode is etched can be avoided, so that the possibility of corrosion of a picture element electrode can be eliminated.





CLIPPEDIMAGE= JP401276671A

PAT-NO: JP401276671A

DOCUMENT-IDENTIFIER: JP 01276671 A

TITLE: STAGGERED TOP TYPE AMORPHOUS SILICON THIN FILM TRANSISTOR

PUBN-DATE: November 7, 1989

INVENTOR-INFORMATION:

NAME

TANAKA, SAKAE WATANABE, YOSHIAKI SHIRAI, KATSUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY SEIKOSHA CO LTD N/A

NIPPON PRECISION CIRCUITS KK

N/A

APPL-NO: JP63105280

APPL-DATE: April 27, 1988

INT-CL (IPC): H01L029/78;H01L027/12

US-CL-CURRENT: 257/57

ABSTRACT:

PURPOSE: To eliminate crackings by a method wherein a silicon nitride layer is formed on an amorphous silicon layer and a silicon oxide layer is formed on

silicon nitride layer.

CONSTITUTION: A silicon nitride layer 7 is formed on an amorphous silicon

6 as a gate insulating layer and a silicon oxide layer 8 is formed on the silicon nitride layer 7. Or, the silicon oxide layer 8 is formed on the amorphous silicon layer 6 and the silicon nitride layer 7 is formed on the silicon oxide layer 8. Therefore, the stress in the silicon nitride layer 7

relieved by the silicon oxide layer 8. With this constitution, crackings can be eliminated and the yield is improved significantly. Especially, if this structure is applied to the amorphous silicon thin film transistor of an active matrix type liquid crystal display, the penetration of etchant which occurs when a gate electrode is etched can be avoided, so that the possibility of corrosion of a picture element electrode can be eliminated.

COPYRIGHT: (C) 1989, JPO&Japio

### ⑩ 公 開 特 許 公 報 (A) 平1-276671

®Int. Cl. 4

識別記号

庁内整理番号

砂公開 平成1年(1989)11月7日

H 01 L 29/78 27/12

3 1 1

G-8624-5F

A - 7514 - 5F

審査請求 未請求 請求項の数 3 (全3頁)

会発明の名称 トツプスタガー型非晶質シリコン薄膜トランジスタ

> 20特 顧 昭63-105280

四出 願 昭63(1988)4月27日

何発 明 者  $\blacksquare$ 中 栄

東京都墨田区太平4丁目1番1号 株式会社精工舎内

⑫発 明者 渡 辺 善 昭 東京都墨田区太平4丁目1番1号 株式会社精工会内

⑫発 明 者 井 勝 夫 栃木県那須郡塩原町大字下田野531-1 日本プレシジョ

ン・サーキッツ株式会社内

勿出 頣 株式会社精工舎 東京都中央区京橋2丁目6番21号 東京都中央区銀座3丁目5番8号

の出 頭 人 日本プレシジョン・サ

ーキツツ株式会社

倒代 理 弁理士 松田 和子 人

1. 発明の名称

トップスタガー型非品質シリコン薄膜 トランジスタ

2. 特許請求の範囲

(1) 非晶質シリコン層上に、ゲート絶縁層とし て窒化シリコン唇を形成するとともにこの窒化シ リコン層上に酸化シリコン層を形成したことを特 **徴とするトップスタガー型非晶質シリコン薄膜ト** ランジスタ。

(2)非晶質シリコン樹上に、ゲート絶録層とし て酸化シリコン層を形成するとともにこの酸化シ リコン層上に窒化シリコン層を形成したことを持 後とするトップスタガー型非晶質シリコン薄膜ト ランジスタ。

(3) 非品質シリコン商上に、ゲート絶録局とし て第1の窒化シリコン脳を形成するとともにこの 第1の窒化シリコン層上に酸化シリコン層を形成 し、さらにこの酸化シリコン層上に第2の窒化シ リコン暦を形成したことを特徴とするトップスク

ガー型非品質シリコン薄膜トランジスタ。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、アクティブマトリクス型液晶表示器 やイメージセンサー等に用いられるトップスタガ - 型非晶質シリコン薄膜トランジスタに関するも のである。

〔従来の技術〕

近年、アクティブマトリクス型液晶表示器やイ メージセンサーへの応用を目指して、非晶質シリ コン(以下、a~Slという。) 薄膜トランジス タ(以下、TFTという。)の研究開発が各所で 行われている。

第4回は上記a-SITFTの一例を示したも のである。同図において、1はガラス等を用いた 絶段性基板、2はITO (Indius Tin Oxide) を 用いた画者電極、3はソース配線、4,5はそれ ぞれリンを適量含んだ n 型 シリコン暦を用いたド レイン電極とソース電極、 6 は非晶質シリコン層、 1はゲート絶録届となる窒化シリコン層、9は

A 1 (アルミニウム)を用いたゲート電極である。
同図に示されるように、ドレイン電極 4 およびソース電極 5 とゲート電極 9 が、非晶質シリコン暦 6 およびゲート絶録暦となる窒化シリコン暦 7 を挟んで形成され、しかもドレイン 戒極 4 およびソース 武極 5 がゲート 英極 9 よりも絶録性 芸板 1 側に形成された構造を有する a - S i T F T を、トップスタガー型 a - S l T F T と呼んでいる。
【解決しようとする課題】

上記トップスタガー型 a - S i T F T では、窒化シリコン層 T の応力のため、特に各部の段差付近で窒化シリコン層 T にクラックが生じ、その結果ゲート電極 9 とドレイン電極 4 間、ゲート電極 9 とソース電極 5 間で絶縁不良が生じるという問題があった。

特に上記トップスタガー型a-SITFTをアクティブマトリクス型液晶表示器に利用する場合、ゲート電極9にはAIを用いることが多く、画素電極2にはITOを用いることが多いためAlをエッチングするときに、上記章化シリコン層?の

クラックを通してエッチング被が築み込みITO を冒すという問題もあった。

本発明は上記従来の課題に対してなされたものであり、クラックの生じない a - SITFTを提供することを目的としている。

[課題を解決するための手段]

本発明は、非品質シリコン届上に、ゲート絶録 届として窒化シリコン届を形成し、この窒化シリ コン居上に酸化シリコン届を形成することにより あるいは非品質シリコン届上に酸化シリコン層を 形成し、この酸化シリコン層上に窒化シリコン層を を形成することにより上記課題を解決するもので ある。

また、ゲート絶縁層として、第1の窒化シリコン層を形成し、この窒化シリコン層上に酸化シリコン層を形成し、この酸化シリコン層上に第2の窒化シリコン層を形成することによっても上記環題を解決することがきる。

[実施例]

以下、本発明における一実施例を図面に基いて

説明する。

第1 図において、1 はガラス等を用いた絶縁性 基板、2 は1 T O を用いた画素堪板、3 はソース 配線、4,5 はそれぞれリンを適量含んだ n 型シ リコン届を用いたドレイン電極とソース電板、6 は非品質シリコン層、7,8 はそれぞれ窒化シリ コン層(厚き100nm)および酸化シリコン層 (厚き300nm)であり、両者によりゲート総 縁層を形成している。9 は A I を用いたゲート電 極である。

本例では、酸化シリコン層 8 が非品質シリコン層 6 上の窒化シリコン層 7 の応力を緩和するため、窒化シリコン層 7 、酸化シリコン層 8 にクラックが生じることがなく、歩留りが大幅に改善される。

第2図は本発明における第2の実施例を示したものである。本例では、非晶質シリコン暦 6 上に酸化シリコン暦 8 (厚き 3 0 0 n m)を形成し、この酸化シリコン暦 8 上に窒化シリコン暦 7 (厚き 1 0 0 n m)を形成したものであるが、上記の例と同様に、酸化シリコン暦 8 が窒化シリコン筋

1の応力を緩和するため、クラックが生じること がなく、歩留りを大幅に改善することができる。

なお、窒化シリコン暦を用いずに酸化シリコン 暦だけでゲート絶縁階を形成すると、ゲート電極 に含まれる不純物が酸化シリコン暦中を移動して 非贔貫シリコン暦を汚染し、信頼性を奢しく低下 させる。従って窒化シリコン陽を設け、上紀不純 物の移動を防止することが重要である。

[発明の効果]

8酸化シリコン層

**小蛙明によれば、腋化シリコン脳が変化シリコ** ン脳の応力を緩和するために従来みられたクラッ クがなくなり、歩留りが大幅に向上する。符にア クティブマトリクス型液晶表示器に本発明を用い たa-SiTFTを用いる場合、ゲート電極をェ ッチングする時にエッチング波が築み込まないた め、画素電極が冒される心配がなくなる。 4. 図面の簡単な説明


第1図は本発明における第1の実施例を示した 断面図、第2図は本発明における第2の実施例を 示した断面図、第3図は本発明における第3の変 施例を示した断面図、第 4 図は従来例を示した断 面図である。


6 ……非晶質シリコン層 7 …… 窒化シリコン菌 1 a … 第 1 の 窒化 シリコン 層 1b… 第2の窒化シリコン届 8 … … 酸化シリコン層

gate elect 第2図 -sunicondector

6 非晶質シリコン層

以 上





-387-

03/13/2003, EAST Version: 1.03.0002